領袖觀點｜封裝即基礎建設：當 AI 把運算瓶頸推回真空、 散熱與精密製程現場—設備業接住的，從來不 只是一顆晶片

從 Flops 到每位元能耗：AI 把瓶頸推回物理現場

我在設備業走了快三十年，看過好幾輪半導體景氣循環。這一輪不太一樣。以前我們盯著線寬、頻率、電晶體密度；現在，前沿模型的算力需求跑得太快，快到單靠微縮已經接不住。當電晶體變小的紅利變薄，效能成長只好換一條路：把晶片連得更短、更密，也更可靠。

AI 加速器也早就不是「一顆 GPU 搭幾顆記憶體」這麼單純。它更像一個被壓縮到封裝裡的小型工廠：邏輯晶片負責計算，HBM 餵資料，中介層與載板負責交通，供電系統把能量送進來，散熱系統再把無可避免的熱帶出去。真正卡住系統的，往往不是某顆晶片的峰值規格，而是資料搬移的能耗、熱流路徑，以及大尺寸異質整合能不能維持良率。

所以產業的語言變了。Flops 還是重要，但客戶更常問的是每位元能耗、每瓦效能、每機架算力與總持有成本。這些詞聽起來像雲端公司或財務部門的指標，實際上很快就會落回製程細節：銅墊平不平？介面乾不乾淨？薄膜應力可不可控？熱阻能不能量測？熱循環跑完之後，接點還在不在？

對設備商來說，這是一個很清楚的分水嶺。過去客戶買設備，會先看沉積速率、均勻性、真空度與對位精度；現在客戶更在意整段製程窗口。前一道電漿清洗改變了表面狀態，下一道薄膜黏著力會不會掉？CMP 之後的銅凹陷，鍵合時會不會留下空洞？填充材料固化收縮，會不會在薄化後把良率吃掉？這些問題沒有單一規格可以回答。要靠製程整合、量測資料與可靠度模型一起回答。設備業的價值，也就在這裡從「賣機台」移向「賣可量產能力」。

市場先提醒我們：記憶體已不是普通週期商品

市場有時候比技術人更早嗅到變化。過去五年，雲端巨頭資本支出成長約 4.4 倍，同期半導體本身的資本支出只成長約 70％；下游需求正在用很不線性的力道，往上游擠壓產能。外部機構也把未來幾年資料中心、電力與運算設備的資本支出估到數兆美元等級［2］［3］。這不是一顆熱門晶片的故事，而是一波長期基礎建設建設潮。受益最直接、壓力也最先到的，是 HBM、先進封裝、載板、散熱與電源供應鏈。

記憶體的角色因此被重估。過去 DRAM 常被看成週期性大宗商品，價格一轉弱，市場敘事也跟著變臉。HBM 不同。沒有足夠頻寬，GPU 或 ASIC 的運算單元只能等資料；沒有足夠容量，大模型訓練與推論就得被切得更碎；沒有散熱與良率，再漂亮的頻寬也只是簡報上的數字。AI 沒有讓記憶體循環消失，卻讓高階記憶體逐漸脫離純商品的命運。

供應鏈的權力結構也跟著移動。NVIDIA 已經是事實上的系統規格定義者，HBM4 認證影響記憶體廠在 AI 生態系裡的位置；SK 海力士、美光與三星之間的競爭，也從傳統產能與價格，延伸到基礎晶粒、封裝相容性與長期供應穩定度。HBM4 導入更強的邏輯基礎晶粒後，記憶體廠不再只靠垂直整合解題，而要與台積電、系統客戶、封裝廠共同設計。對設備業而言，真正的訊號很明白：價值不只在前段微縮，也在 TSV、薄化、清洗、鍵合、填充、測試與熱機可靠度。

市場數字仍要保守看待。市值、毛利率、長約與預付產能都會隨景氣變動，不能把高峰期的故事寫成永久真理。Terafab 與記憶體高毛利率的推估，數字很大，也很刺激；它們提醒我們賭注有多高，卻不等於一定會逐項兌現。比較穩健的判斷是：AI 正在淡化記憶體的純商品屬性，但供需循環不會消失。能在循環裡站穩的，不是最會喊成長的廠商，而是能把認證、良率爬坡與設備投資風險變成可量測工程能力的人。

HBM的下一道牆：頻寬上去，熱也跟著上去

把鏡頭拉近到 HBM，問題立刻變得很物理。HBM4 把介面從 1,024-bit 推到 2,048-bit，JEDEC標準支援最高 8 Gb/s，單堆疊頻寬約可達 2 TB/s [1]。後續 HBM4E 走向更高資料率與更大容量；業界路線圖也把 HBM5 指向 4,096-bit 介面、16層以上堆疊，以及更高的熱負荷（圖1、表1）[4]。這些規格在正式產品化之前都要保留彈性，但方向已經很清楚：頻寬往上走，熱不會原地等待。

HBM 最麻煩的地方，不是表面溫度好不好看，而是熱點被包在堆疊深處。基礎晶粒（Base Die）、TSV 周邊、I/O 介面與 D2D 連接區域，都是不容易疏導的熱源。堆疊從8 層、12層走向16層以上，熱必須穿過更多材料與黏著介面；每多一道介面，就多一段熱阻，也多一個可靠度變數。我常把它稱為「頻寬—熱負荷剪刀差」：資料通道愈寬，熱流路徑就必須愈短、愈低阻、愈可預測。說穿了，HBM 的世代戰爭也是熱阻的戰爭。

散熱不是配件，而是運算能不能成立的底線

有一個角度，在產業簡報裡不常被放到前面，卻很適合拿來看 AI 封裝：熱力學第二定律。運算是資訊處理，資訊處理必然伴隨熵的增加。Landauer 早在 1961 年就指出，在室溫下，邏輯上不可逆的位元抹除有最低熱耗散極限，約為 kBT·ln2，也就是 2.9×10⁻²¹ 焦耳量級[6]。這不是說今天的 AI 晶片已經接近這個極限；相反地，實際系統還遠得多。但它提醒我們一件很冷的事：資料搬移與狀態切換不可能免費。熱一定會出現，只是看你把它留在哪裡。

這也是每位元能耗會被反覆拿出來談的原因。當頻寬達到 2.1 TB/s，傳統 2.5D 連結約需100 瓦，3D 混合鍵合可壓到 10 瓦以下；與外部記憶體存取相比，局部垂直通訊的能效提升更可達數百倍。把資料搬近一點，寄生電容少一點，熱就少一點。這不是工程師的偏好，而是非常實際的熱力學選擇。

在散熱架構上，記憶體廠各自提出不同答案。SK 海力士以堆疊內穿插「矽散熱煙囪」的整合式冷卻引擎（ICE），試著直接降低堆疊內部的垂直熱阻；三星則以靠近核心晶粒的熱傳導塊（HPB）打通熱路徑，瞄準更高堆疊的 HBM5（圖2、表2）。到了系統層級，氣冷仍會存在，但高密度 AI 機架已經把直接液冷（DLC）推向主流[9]。散熱的本質，其實就是替不斷增加的熵闢出一條低阻抗通道。誰的通道最短、最穩、最容易量產，誰就更接近算力的物理上限。