機械工業網 - 機械產業的入口網站

:::

歷史雜誌

依專輯名稱關鍵字搜尋或依年份搜尋，年份輸入範例202406

作者:黃萌祺、高端環、柯志諭3D IC銅電鍍製程與設備

未來消費性電子產品將朝向輕、薄、短、小及多功能等方向發展，而傳統的二維導線連接技術已無法滿足高速傳輸與晶片體積等問題，將逐漸被3D IC構裝技術所取代。由於高深寬比之銅填孔製程中需要使用特殊的電鍍液及電鍍設備，且因電鍍時間相當長，因此3D TSV製程中以銅填孔（Via Filling）及接合製程占成本之最大比例。本論文將探討TSV填孔電鍍原理及目前填孔專用電鍍設備架構的設計趨勢，並針對TSV銅電鍍技術進行分析及評估，指出TSV銅填孔電鍍技術對TSV通孔製程之影響。

作者:許劭聿、凡恩森、呂曼寧、楊舒閔、高端環、陳玠錡、黃萌祺、張佑祥先進封裝技術與異質整合發展趨勢分析：以TSV、TGV為例

隨著摩爾定律逐漸放緩，異質整合已成為提升系統效能與功能密度的關鍵技術。先進封裝技術不僅是晶片尺寸縮小的延伸，更是異質系統整合的核心支撐。本文探討了二種具代表性的先進封裝技術：穿矽通孔 (Through Silicon Via ,TSV)以及玻璃穿孔 (Through Glass Via ,TGV)，分析其技術原理、優缺點與應用場景，並比較其在成本、效能與可擴展性上的異同。此外，文章特別針對玻璃穿孔 (Through Glass Via ,TGV) 製程挑戰進行深入分析，並介紹工研院開發之創新濕式製程，有效解決物理氣相沉積 (Physical vapor deposition，PVD) 於高深寬比孔洞中附著與填充不良問題，為未來異質整合封裝提供具備實用性與可量產潛力的解決方案。

作者:張雯琪半導體晶片3D 時代的設備商機

AI世代半導體朝向3D 發展：3D NAND、3D DRAM、3D advanced logic、3D Packaging，以滿足AI 時代對運算能力、記憶體頻寬和能源效率等嚴苛需求。3D NAND 從2014 年的32 層結構起步，僅十年時間就發展到接近1,000 層的超高密度3D NAND；高頻寬記憶體（high bandwidth memory, HBM）技術也已發展到HBM4，採用12~16 層的垂直堆疊架構，預計到2038 年達成20~24 層HBM8；邏輯晶片領域，2nm 環繞式閘極（gate-all-around, GAA）技術和晶背電軌即將量產；3D 封裝更被視為延續摩爾定律的關鍵。以上半導體3D 技術發展過程，也同時為設備產業帶來商機，本文將透過觀測國際設備大廠在HBM、GAA、Packaging 領域的技術動態，評析我國設備業者在半導體3D 技術演進的機會和挑戰。