半導體先進封裝技術日益精進，層疊製程愈趨複雜，如何在微奈米等級下，同步掌握晶圓尺寸與形貌，成為業界檢測的難題。工研院最新推出的「顯微干涉同步檢測模組」，以「一次到位」的設計思維，成功將2D顯微與3D干涉整合於同一光路系統，可在單一視野內同步取得尺寸與形貌對應資訊，讓檢測不再需要來回切換，大幅提升效率。
工研院機械與機電系統研究所技術經理王浩偉指出，5G、AI與高速運算帶動晶片需求攀升，封裝複雜性使得量產可靠性愈加難以掌控。
傳統作法往往需要多台設備分別進行二維與三維檢測，不僅成本高、費時耗能，也增加樣品移載重新對位誤差與風險。
「顯微干涉同步檢測模組」正好回應產業痛點，它能在確保精度的同時，協助半導體製造業者以更快速度、更低成本完成製程管控，對強化台灣半導體國際競爭力具戰略意義。
據實驗數據顯示，此創新模組可縮短五成檢測時間、降低四成設備成本，並兼具大範圍（400μm）與奈米級（＜0.5 nm）的高解析分析能力，兼顧效率與精度。
談及研發過程，王浩偉回想：「整合顯微、干涉與共焦三項關鍵技術，就像同時要精通三套拳法，還得融會貫通。過程中牽一髮動全身，系統優化設計相當不易。」
王浩偉表示，這項技術歷時三年開發，能順利問世，仰賴合作廠商持續提供實務驗證，以及經濟部科技專案經費的支持，才讓團隊突破瓶頸。
目前此技術已協助國內檢測設備品牌切入國際供應鏈，應用在5G天線濾波晶圓檢測設備的開發，並成功切入新加坡、日本市場作為智慧型手機天線產線的量產解決方案。
同時，亦與國內檢測設備業者合作開發硬碟讀寫頭晶片檢測設備，輸出泰國市場，成為AI伺服器產線的量產解決方案。
展望未來，王浩偉表示，顯微干涉同步檢測模組有望進一步應用於AI晶片封裝、異質整合等高階製程。
工研院將持續攜手業界，推動檢測方案升級，協助台灣產業在新一波全球科技競賽中搶占先機，為下一世代半導體與電子產品奠定堅實基礎。
次標題
標題
文字內容
延伸連結