面對AI晶片與高效能運算（HPC）等應用快速崛起，半導體封裝正邁入「高密度整合」與「異質封裝」的新階段。
國際市調機構Yole Group預估，全球面板級封裝市場將從2024年的1.6億美元成長至2030年的6億美元，年複合成長率達27%。傳統封裝方式受限於材料與尺寸，難以有效支撐晶片規模擴大與高階應用需求，因此新型封裝架構成為國際科技大廠積極投入的方向。例如Intel投入以玻璃基板取代傳統矽基板或有機材料，發展具高剛性、低熱膨脹與低訊號損耗特性的封裝結構，以因應AI、資料中心與高效能運算的快速變化。這也讓玻璃基板封裝成為全球關注的下一代關鍵技術。
因應全球半導體技術快速演進與新世代高效能晶片封裝需求，經濟部產業技術司支持工研院開發全台首創的「面板級封裝高深寬比全濕式完整解決方案」，成功打造一條從鑽孔、附著層、晶種層到電鍍填孔的完整製程鏈。
傳統技術在處理這類「高深寬比」的玻璃微孔時，常因金屬鍍層不夠均勻、附著不牢，導致晶片穩定性不佳，就像在光滑玻璃杯內壁黏貼金屬箔，一不小心就可能脫落。為解決這個問題，工研院研發出「濕式附著層（Adhesion Promoting Layer，APL）」技術，能讓金屬如同貼身衣物般緊貼孔壁，附著力提升三倍，且仍保持表面光滑平整，有效提升製程可靠度。針對深度超過寬度15倍以上、宛如極細吸管般的玻璃孔洞，團隊也優化晶種層的製程參數，讓金屬沉積的分布更加均勻，就像在狹小縫隙中均勻塗漆一樣，成功讓均勻度提升至70%以上，為後續銅填孔作業打下穩定基礎。
此外，傳統電鍍製程常需繁複的脈衝控制，如同要用精細節奏控制澆水時間。此技術改採穩態電鍍技術，不僅簡化系統設計，也省去高昂設備成本，仍能穩定完成銅的填孔作業，提升整體良率。這套創新方案具高度彈性，能廣泛應用於6吋到12吋晶圓，以及300×300毫米面板級玻璃基板，可對應不同尺寸與封裝規格的晶片生產需求。
此項技術成果已通過完整實驗驗證，展現無缺陷銅填孔、電鍍層分布均勻等高品質結果，成功克服Trough Glass Via（TGV）封裝在高深寬比條件下的量產瓶頸。根據美國ACM Research資料，面板級封裝材料利用率較傳統晶圓封裝提升三至七倍，顯著減少材料浪費並降低成本，為量產提供經濟效益。工研院此項技術不僅補足台灣在高深寬比玻璃封裝領域的技術缺口，也為產業開拓新市場提供堅實支撐。
在開發過程中，工研院同步推動國產供應鏈的整合與落地應用，結合聯策、誠霸、超特、立誠、旭宇騰等企業，架構起可量產驗證的封裝生態系，建立高深寬比玻璃異質整合封裝製程平台，協助台灣產業降低高階封裝製程門檻與成本；並透過自主材料與設備開發，減少對海外技術依賴，為國內半導體封裝自主能力升級奠定重要基礎；同時帶動高頻、高速、低延遲通訊應用的發展，搶占新興應用市場的先機。
隨著AI、HPC、車電與感測元件等需求不斷升溫，高階封裝技術重要性日益顯著。工研院這項具備自主性與延展性的解決方案，不僅象徵台灣在先進封裝技術邁出關鍵一步，更為未來半導體產業升級與全球布局提供強大動能。